合见工软发布测试向量自动生成工具，大幅加速集成电路测试

2023年10月12日——上海合见工业软件集团有限公司（简称“合见工软”）宣布推出拥有自主知识产权的商用级、高效测试向量自动生成工具UniVista Tespert ATPG， 帮助工程师在进行大规模SoC集成电路设计中实现可测性设计（DFT），以降低测试成本，提升芯片质量和良率，缩短芯片设计周期，助力集成电路测试快速签核，应对复杂集成电路架构带来的挑战。

UniVista Tespert ATPG 创新自研多线程并行引擎，相比传统单线程引擎，可以利用48线程实现高达29倍的提速，同时配合高效的测试向量生成算法，提高了最终测试向量的有效性和高故障覆盖率。同时，UniVista Tespert ATPG 支持基于时序逻辑的硬件压缩，相比于传统的组合逻辑的压缩结构，具备更高压缩比，可以帮助测试工程师解决越来越严峻的芯片“大”规模“少”管脚带来的挑战，大幅的降低测试时间和成本。

集成电路的测试是整个集成电路设计和生产过程中不可或缺的核心环节，高品质、低成本的测试是保证芯片质量的关键，也是获得商业成功的重要保障。而高效的测试向量自动生成工具（ATPG）是获得最优测试的必要保证。在可测试设计中，项目调试的时间占整个设计验证周期的50%以上，UniVista Tespert ATPG 在提高测试效率和测试质量的同时，还通过与合见工软自研的数字功能仿真调试工具UniVista Debugger无缝集成，提供功能强大、直观易用的图形界面，加快用户定位和分析出包括设计规则违例、低测试覆盖率和仿真mismatch的根本原因。UniVista Tespert ATPG Debugger支持千兆门级规模设计，并具有较低的响应延时，可以从网表、电路图和层次结构树中查找和追踪对象，可大幅加速达到十数倍。

UniVista Tespert ATPG还集成了自主研发的库单元提取工具，能够自动从Liberty文件中抽取并优化ATPG库单元，从而有效的降低ATPG模型规模，提高后续测试向量生成的效率并减少内存的消耗。UniVista Tespert ATPG同时拥有超过200多项设计规则检查，帮助工程师在项目早期发现设计或者配置的问题，增强后续ATPG流程的高可靠性，减少项目迭代次数，帮助客户缩短项目开发周期。