JEDEC 发布 SPHBM4 新内存标准 大幅降低引脚数并提升单引脚速率

国际半导体标准组织 JEDEC 正式批准了新一代高带宽内存标准 SPHBM4。该标准旨在减少信号引脚数量的同时，提供接近 HBM4 的带宽表现。

据悉，现有 HBM 方案成本较高，部分原因在于依赖中介层、先进基板等复杂封装工艺。而 SPHBM4 通过使用标准基板，降低了对先进封装的依赖，有助于降低 GPU 和 AI 加速器芯片的制造难度与成本。

具体技术指标方面，相比 HBM4 的约 2000 个引脚和每引脚约 11 Gbps 的速率，SPHBM4 的引脚数量降至约五分之一，同时每引脚速率提升了约 300%。