台积电2nm工艺首次公开 性能提升15%功耗降低35%

【太平洋科技快讯】近日，在 IEDM 2024 大会上，台积电首次公开了其令人瞩目的 2nm 工艺。这一工艺带来了诸多重大突破，在晶体管密度、性能和功耗等方面表现出色。相较于 3nm 工艺，台积电 2nm 工艺的晶体管密度增加 15%，同等功耗下性能提升 15%，同等性能下功耗降低 24 - 35%。该工艺引入了全环绕栅极(GAA)纳米片晶体管，有助于调整通道宽度，平衡性能与能效。同时，新增 NanoFlex DTCO 技术，能开发更优的单元。

此外，还有第三代偶极子集成，包括 N 型、P 型，支持六个电压阈值档。通过改进，N 型、P 型纳米片晶体管的 I/CV 速度大幅提升。对比传统的 FinFET 晶体管，新工艺在低电压下能效显著提升，频率提高约 20%，待机功耗降低约 75%。

SRAM 密度达到创纪录的每平方毫米约 38Mb。台积电 2nm 还应用了全新的 MOL 中段工艺、BEOL 后段工艺，电阻降低 20%。值得一提的是，第一层金属层只需一步蚀刻、一次 EVU 曝光即可完成，大大降低了复杂度。

自 28nm 工艺以来，台积电历经六代工艺改进，单位面积的能效比已提升超过 140 倍。